

0/509021

DOCKET NO.: 259427US2PCT

DT09 Rec'd PCT/PTO 27 SEP 2004

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Ichiro TSUKADA
SERIAL NO.: NEW U.S. PCT APPLICATION
FILED: HERewith
INTERNATIONAL APPLICATION NO.: PCT/JP03/03544
INTERNATIONAL FILING DATE: March 24, 2003
FOR: ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREOF

**REQUEST FOR PRIORITY UNDER 35 U.S.C. 119
AND THE INTERNATIONAL CONVENTION**

Commissioner for Patents
Alexandria, Virginia 22313


Sir:

In the matter of the above-identified application for patent, notice is hereby given that the applicant claims as priority:

<u>COUNTRY</u>	<u>APPLICATION NO</u>	<u>DAY/MONTH/YEAR</u>
Japan	2002-086972	26 March 2002

Certified copies of the corresponding Convention application(s) were submitted to the International Bureau in PCT Application No. PCT/JP03/03544.

Respectfully submitted,
OBLON, SPIVAK, McCLELLAND,
MAIER & NEUSTADT, P.C.



Marvin J. Spivak
Attorney of Record
Registration No. 24,913
Surinder Sachar
Registration No. 34,423

Customer Number
22850

(703) 413-3000
Fax No. (703) 413-2220
(OSMMN 08/03)

BEST AVAILABLE COPY

日 本 国 特 許 庁

JAPAN PATENT OFFICE

24.03.03

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2002年 3月26日

出 願 番 号

Application Number:

特願2002-086972

[ST.10/C]:

[JP 2002-086972]

出 願 人

Applicant(s):

ティー・エフ・ピー・ディー株式会社

PEC'D 16 MAY 2003


PCT

PRIORITY
DOCUMENTSUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH RULE 17.1(a) OR (b)

2003年 5月 2日

特 許 庁 長 官
Commissioner,
Japan Patent Office

太田信一郎



出証番号 出証特2003-3031323

【書類名】 特許願

【整理番号】 020326SPP1

【提出日】 平成14年 3月26日

【あて先】 特許庁長官殿

【国際特許分類】 G02F 1/13

【発明の名称】 断線欠陥を矯正したアレイ基板、及び、その製造方法

【請求項の数】 6

【発明者】

 【住所又は居所】 兵庫県姫路市余部区上余部 5 0 番地 ティー・エフ・ピー・ディー株式会社内

 【氏名】 塚田 一郎

【特許出願人】

 【識別番号】 302001686

 【住所又は居所】 兵庫県姫路市余部区上余部 5 0 番地

 【氏名又は名称】 ティー・エフ・ピー・ディー株式会社

【代理人】

 【識別番号】 100059225

 【住所又は居所】 大阪府大阪市中央区備後町 1 丁目 7 番 1 0 号 ニッセイ 備後町ビル 9 階 薦田内外国特許事務所

 【弁理士】

 【氏名又は名称】 薦田 璋子

 【電話番号】 06-6271-5522

【選任した代理人】

 【識別番号】 100076314

 【住所又は居所】 大阪府大阪市中央区備後町 1 丁目 7 番 1 0 号 ニッセイ 備後町ビル 9 階 薦田内外国特許事務所

 【弁理士】

 【氏名又は名称】 薦田 正人

 【電話番号】 06-6271-5522

【選任した代理人】

【識別番号】 100112612

【住所又は居所】 大阪府大阪市中央区備後町1丁目7番10号 ニッセ
イ備後町ビル9階 蔦田内外国特許事務所

【弁理士】

【氏名又は名称】 中村 哲士

【電話番号】 06-6271-5522

【選任した代理人】

【識別番号】 100112623

【住所又は居所】 大阪府大阪市中央区備後町1丁目7番10号 ニッセ
イ備後町ビル9階 蔦田内外国特許事務所

【弁理士】

【氏名又は名称】 富田 克幸

【電話番号】 06-6271-5522

【手数料の表示】

【予納台帳番号】 008589

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0200533

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 断線欠陥を矯正したアレイ基板、及び、その製造方法

【特許請求の範囲】

【請求項 1】

複数の走査線と、第 1 絶縁膜を介してこの走査線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点の近傍にそれぞれ配置され一の端子が前記信号線に電氣的に接続されるスイッチング素子と、これら走査線、信号線及びスイッチング素子を含む積層配線パターンを被覆する第 2 絶縁膜と、この第 2 絶縁膜上にて前記各交点にそれぞれ対応してマトリクス状に配列される画素電極と、前記第 2 絶縁膜を貫き前記スイッチング素子の他の端子を前記画素電極に導通させる画素電極用コンタクトホールとを備えた平面表示装置用のアレイ基板において、

異物の介在により前記信号線または走査線に生じた断線部と、

前記断線部の両側で前記層間絶縁膜を貫いて前記信号線の上面を露出させる一対のコンタクトホールと、

前記一対のコンタクトホールの一方から他方へと前記断線部の近傍を迂回するように延び、前記断線部の両側を電氣的に接続するバイパス配線と、

前記バイパス配線と前記画素電極との間の電氣的な接触を防止すべく、前記断線部から前記バイパス配線の配置個所に至る領域で前記画素電極が除去された画素電極切り欠き部とを備えることを特徴とするアレイ基板。

【請求項 2】

前記バイパス配線と、前記断線部及びこの両側の配線部分とにより囲まれる領域に、遮光膜のパターンが配置されたことを特徴とする請求項 1 記載のアレイ基板。

【請求項 3】

複数の走査線と、この走査線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点にそれぞれ対応するようにマトリクス状に配列さ

れる画素電極と、前記各交点の近傍にそれぞれ設けられ前記信号線から前記画素電極への信号入力を行なうスイッチング素子とを備えた平面表示装置用のアレイ基板を製造する方法であって、

一連の成膜及びパターニングにより、前記走査線、前記信号線、前記画素電極及び前記スイッチング素子を完成させる成膜・パターニング工程と、

この成膜・パターニング工程の後に、画素領域中にある一の配線の断線部及びその位置を検出する工程と、

前記断線部の近傍領域のうち、前記一の配線により画される一方の側において、前記画素電極をなす導電膜をレーザー照射により除去して該画素電極に切り欠きを設ける工程と、

前記切り欠きの縁から離間させつつ、該切り欠きの縁に沿ってレーザーCVDによる導電層の堆積を順次又は連続して行うことにより、前記断線部近傍を迂回して前記断線部の両側の配線部分を互いに導通させるためのバイパス配線を設ける工程とを備えたことを特徴とするアレイ基板の製造方法。

【請求項4】

複数の走査線と、第1絶縁膜を介してこの走査線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点の近傍にそれぞれ配置され一の端子が前記信号線に電氣的に接続されるスイッチング素子と、これら走査線、信号線及びスイッチング素子を含む積層配線パターンを形成する一連の工程と、

これらを被覆する第2絶縁膜を形成する工程と、

この第2絶縁膜上に、前記各交点にそれぞれ対応してマトリクス状に画素電極を設ける工程と、

前記第2絶縁膜を貫き前記スイッチング素子の他の端子を前記画素電極に導通させる画素電極用コンタクトホールを設ける工程とを備えた平面表示装置用のアレイ基板の製造方法において、

画素領域中にある一の配線の断線部及びその位置を検出する工程と、

前記断線部の近傍領域のうち、前記一の配線により画される一方の側において、前記画素電極をなす導電膜をレーザー照射により除去して該画素電極に切り欠きを設ける工程と、

前記一の配線上における該断線部から離間された個所にて、レーザー照射により前記一の配線を覆う絶縁膜を除去することで、前記断線部の両側に一對のコンタクトホールを設ける工程と、

前記一對のコンタクトホール的一方から他方へと前記切り欠きの縁に沿って、該切り欠きの縁から離間させつつ、レーザーCVDによる導電層の堆積を順次又は連続して行うことにより、前記断線部近傍を迂回して前記断線部の両側の配線部分を互いに導通させるためのバイパス配線を設ける工程とを備えたことを特徴とするアレイ基板の製造方法。

【請求項5】

前記バイパス配線と、前記断線部及びこの両側の配線部分とにより囲まれる領域にて、レーザーCVDによる導電層の堆積を行うことにより、該領域を覆う遮光膜のパターンを形成する工程を備えたことを特徴とする請求項3または4記載のアレイ基板の製造方法。

【請求項6】

前記断線部が異物の存在による断線部であると判定した場合に、前記切り欠きを設ける工程、及び前記バイパス配線を設ける工程を行い、その他の断線部であると判定した場合に、前記一の配線に沿って延びる接続配線をレーザーCVDによって設けることを特徴とする請求項3または4に記載のアレイ基板の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、液晶表示装置に代表される平面表示装置等に用いられるアレイ基板及びその製造方法に関する。特に、画素領域での断線に起因する画素表示不良（線欠陥）の発生を防止すべく、断線を矯正（リペア）したアレイ基板及びその製造方法に関する。

【0002】

【従来の技術】

近年、液晶表示装置等の平面表示装置は、薄型、軽量、低消費電力の特徴を生かして、パーソナル・コンピュータ、ワードプロセッサあるいはTV等の表示装置として、更に投射型の表示装置として各種分野で利用されている。

【0003】

中でも、各画素電極にスイッチ素子が電氣的に接続されて成るアクティブマトリクス型表示装置は、隣接画素間でクロストークのない良好な表示画像を実現できることから、盛んに研究・開発が行われている。

【0004】

以下に、光透過型のアクティブマトリクス型液晶表示装置を例にとり、その構成について簡単に説明する。

【0005】

一般に、アクティブマトリクス型液晶表示装置は、マトリクスアレイ基板（以下アレイ基板と呼ぶ）と対向基板とが所定の間隔をなすよう近接配置され、この間隔中に、両基板の表層に設けられた配向膜を介して液晶層が保持されて成っている。

【0006】

アレイ基板においては、ガラス等の透明絶縁基板上に、上層の金属配線パターンとして例えば複数本の信号線と、下層の金属配線パターンとして例えば複数本の走査線とが絶縁膜を介して格子状に配置され、格子の各マス目に相当する領域にITO(Indium-Tin-Oxide)等の透明導電材料からなる画素電極が配される。そして、格子の各交点部分には、各画素電極を制御するスイッチング素子が配されている。スイッチング素子が薄膜トランジスタ（以下、TFTと略称する。）である場合には、TFTのゲート電極は走査線に、ドレイン電極は信号線にそれぞれ電氣的に接続され、さらにソース電極は画素電極に電氣的に接続されている。

【0007】

対向基板は、ガラス等の透明絶縁基板上にITO等から成る対向電極が配置され、またカラー表示を実現するのであればカラーフィルタ層が配置されて構成されている。

【0008】

このようなアクティブマトリクス液晶表示装置の製造コストを低減する上で、アレイ基板製造のための工程数が多く、そのためアレイ基板のコスト比率が高い。

【0009】

そこで、特開平9-160076号（特願平8-260572号）においては、画素電極を最上層に配置し、これに伴い信号線、ソース、ドレイン電極と共に、半導体被膜等を同一のマスクパターンに基づいて一括してパターニングを行った後、ソース電極と画素電極とを接続するソース電極用コンタクトホールを作製と共に、信号線や走査線の接続端を露出するための外周部コンタクトホールの作製を同時に行うことが提案されている。

【0010】

一方、アレイ基板の製造方法において、配線の成膜時に異物が付着したり、露光時の異物等に起因してレジストパターンにピンホールが空けられたりするために、信号線や走査線に断線が生じることがある。この断線は、線状に連続する露光欠陥を生成することとなり、それだけ製品として出荷不能な不良品の比率を大きく大させてコスト増加の要因となる。

【0011】

そのため、断線部分を何らかの手段で接続するリペアが種々試みられている。例えば、特開平11-260819においては、絶縁膜の成膜と、ポジ型及びネガ型フォトリソの塗布及びスポット露光等の工程を経てリペア配線パターンを形成する方法が開示されている。

【0012】

また、特開平2001-264788においては、アレイ基板の周縁部を囲むように延びる予備配線を設けておき、断線部が検出された配線の両端を、電子ビーム照射による絶縁膜の静電破壊によって予備配線に接続する方法が提案されている。このような方法により、基板周縁部をぐるりと回って延びる予備配線を介して、信号入力側の対向辺の側から、該断線部より遠い側への信号の入力が行われる。

【0013】

しかし、特開平11-260819に記載の方法であると、一連の成膜及びバタニング工程を行う必要があることから、リペアの工程が複雑でコストを十分に低減できない。

【0014】

また、特開平2001-264788に記載の方法では、静電破壊を選択的に行うことが困難であり、新たな不良を発生させるおそれがある。また、予備配線を設けるための領域が余分に必要となる他、予備配線により迂回する距離が長いため、十分な線幅を付与しないと、信号の遅延やなまりを生じ、表示性能を十分に回復できないという問題点があった。

【0015】

【発明が解決しようとする課題】

そこで、本件発明者らは、アレイ基板の製造への応用が最近になって試みられつつあるレーザーCVDの技術（例えば特開2001-77198（特願平11-245508））を用いて、リペアを行うことを試みた。

【0016】

ところが、配線の断線の中には、配線の途中に異物が介在することによるものが少なくない。例えば、積層膜中に突き刺さった形の異物が断線部をなしている。

【0017】

もしも、このような異物が存在する個所でレーザーCVDによる配線を形成するならば、異物の形状や性質によって、段差による配線の断線（段切れ）や、配線への各種の悪影響を生じるおそれが高い。そのため、異物をレーザー照射により除去した後、除去個所にレーザーCVDによるリペア用配線を形成するのが望ましい。

【0018】

ところが、実際に試みた結果、異物の種類によってはレーザー照射による除去が非常に困難なものがあり、特に高沸点の材料からなる異物については、周囲に悪影響を及ぼすおそれなしに完全に除去することが困難なものがあることが知られた。除去の困難な異物について顕微鏡分光分析を行った結果、透明絶縁基板を

なすガラス材料の破片が含まれることが知られた。

【0019】

異物の除去が充分に行われず、異物が残存した状態では、この異物の個所で段切れが生じるおそれがある。

【0020】

また、異物の除去が問題なく行われた場合にも、リペア用配線をレーザーCVDにより形成したときに、該リペア用配線に断線が生じる場合があった。この原因について検討した結果、異物除去により生じた凹嵌部の傾斜面に、オーバーハングや急傾斜部分が存在し、これに起因して段切れが生じることがあることが知られた。

【0021】

本発明は、上記問題点に鑑みなされたものであり、平面表示装置用のアレイ基板及びその製造方法において、画素領域内の配線に生じた断線について、断線の種類に拘わらず、特に断線の原因となる異物の種類や寸法・形状に拘わらず、確実にリペアを行うことが可能なものを提供する。

【0022】

【課題を解決するための手段】

請求項1に記載のアレイ基板は、複数の走査線と、第1絶縁膜を介してこの走査線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点の近傍にそれぞれ配置され一の端子が前記信号線に電氣的に接続されるスイッチング素子と、これら走査線、信号線及びスイッチング素子を含む積層配線パターンを被覆する第2絶縁膜と、この第2絶縁膜上にて前記各交点にそれぞれ対応してマトリクス状に配列される画素電極と、前記第2絶縁膜を貫き前記スイッチング素子の他の端子を前記画素電極に導通させる画素電極用コンタクトホールとを備えた平面表示装置用のアレイ基板において、異物の介在により前記信号線または走査線に生じた断線部と、前記断線部の両側で前記層間絶縁膜を貫いて前記信号線の上面を露出させる一対のコンタクトホールと、前記一対のコンタクトホールの一方から他方へと前記断線部の近傍を迂回するように延び、前記断線部の両側を電氣的に接続するバイパス配線と、前記バイパス配線と前記画素電極と

の間の電氣的な接触を防止すべく、前記断線部から前記バイパス配線の配置個所に至る領域で前記画素電極が除去された画素電極切り欠き部とを備えることを特徴とする。

【0023】

上記構成により、画素領域内の配線に生じた断線について、断線の種類に拘わらず、特には断線の原因となる異物の種類や寸法・形状に拘わらず、確実にリペアを行うことができる。

【0024】

請求項2に記載のアレイ基板は、前記バイパス配線と前記断線部とにより囲まれる領域に遮光膜のパターンが収められていることを特徴とする。

【0025】

このような構成であると、特にはノーマリホワイトモードの液晶表示装置において、画素電極の切り欠きによる光漏れの発生を十分に防止することができる。

【0026】

請求項3に記載のアレイ基板の製造方法は、複数の走査線と、この走査線に略直交して配列される複数の信号線と、これら走査線及び信号線がなす各交点にそれぞれ対応するようにマトリクス状に配列される画素電極と、前記各交点の近傍にそれぞれ設けられ前記信号線から前記画素電極への信号入力を行なうスイッチング素子とを備えた平面表示装置用のアレイ基板を製造する方法であって、一連の成膜及びパターニングにより、前記走査線、前記信号線、前記画素電極及び前記スイッチング素子を完成させる成膜・パターニング工程と、この成膜・パターニング工程の後に、画素領域中にある一の配線の断線部及びその位置を検出する工程と、前記断線部の近傍領域のうち、前記一の配線により画される一方の側において、前記画素電極をなす導電膜をレーザー照射により除去して該画素電極に切り欠きを設ける工程と、前記切り欠きの縁から離間させつつ、該切り欠きの縁に沿ってレーザーCVDによる導電層の堆積を順次又は連続して行うことにより、前記断線部近傍を迂回して前記断線部の両側の配線部分を互いに導通させるためのバイパス配線を設ける工程とを備えたことを特徴とする。

【0027】

【発明の実施の形態】

実施例のアレイ基板及びその製造方法について、図 1～4 を用いて説明する。以下において、T F T を各画素のスイッチング素子とした、ノーマリホワイトモードの透過型液晶表示装置用のアレイ基板を例にとり説明する。また、異物による断線が信号線に生じた場合の矯正（リペア）を例にとり説明する。

【0028】

図 1 の模式的な断面斜視図には、信号線の断線を矯正したアレイ基板 1 0 の要部を示す。詳しくは、画素領域内（周縁部以外）にて、信号線 3 1 が延びる個所に非導電性の異物 8 が、突き刺さったように配置されて断線部 9 が生じた場合に、コの字状のバイパス配線 6 等を設けてリペアを行っている。

【0029】

また、図 2 の部分平面図には、矯正を行った、アレイ基板の画素ドットの全体の様子を示し、図 3 の部分断面図には、T F T 近傍（図 1 の III-III 断面）の積層構造を示す。また、図 4 には、リペアの前の異物 8 による信号線 3 1 の断線の様子を示す。

【0030】

実施例のアレイ基板 1 0 においては、ガラス基板 1 8 上に複数の走査線 1 1 （ゲート電極線）と、複数の信号線 3 1 （ドレイン電極線、データ配線）とがゲート絶縁膜 1 5 （図 1 及び 3）を介して互いに直交するように配列される。また、画素電極 5 が、これら走査線 1 1 及び信号線 3 1 がなす各交点に対応して、これら走査線 1 1 及び信号線 3 1 により画される各画素ドット開口の略全体を覆うように、マトリクス状に配列される。また、走査線 1 1 及び信号線 3 1 がなす各交点の付近には、走査線 1 1 に印加される走査パルスにしたがい信号線 3 1 から画素電極 5 への信号入力をスイッチングするための T F T 7 が配置されている。

【0031】

アレイ基板 1 0 には、下層から順に、モリブデン-タングステン合金（M o W）膜またはアルミニウム（A l）系金属膜等からなる、走査線 1 1 及び T F T 7 のゲート電極 1 1 a を含む第 1 導電層のパターンと、酸化シリコン層及び窒化シリコン層からなるゲート絶縁膜 1 5 と、アルミニウム（A l）系金属膜等からな

る、信号線 31、及び TFT7 のソース及びドレイン電極 33、32 を含む第 2 導電層のパターンと、窒化シリコン膜等からなる層間絶縁膜 4 と、ITO 等の透明導電材料からなる、画素電極 5 を含む第 3 導電層のパターンとが重ね合わされて配されている。画素電極 5 は、層間絶縁膜 4 を貫くコンタクトホール 43 を通じて TFT7 のソース電極 33 に電氣的に接続されている（図 3）。

【0032】

したがって、液晶配向膜（不図示）を除けば、画素電極 5 がアレイ基板 10 の最上層に位置する。

【0033】

TFT は、詳しくは、図 3 に示すように、走査線 11 の延在部 11a をゲート電極とするチャンネルストッパー型である。このゲート電極 11a を覆う個所に、ゲート絶縁膜 15 を介して、アモルファスシリコン ($a\text{-Si:H}$) 等の半導体活性層 34 が配置される。この半導体活性層 34 の上には、略中央のチャンネル部 71 にチャンネル保護膜 2 が配置され、チャンネル部以外にリンドープアモルファスシリコン ($n^+a\text{-Si:H}$) 等からなるオーミックコンタクト層 39 が配置される。さらにこの上には、ソース電極 33 及びドレイン電極 32 が配置される。

【0034】

アレイ基板上の、信号線、走査線、TFT 及び画素電極等を形成する成膜及びパターニングの工程は、例えば、特開平 9-160076 号や特開 2000-267595 号に提案された製造方法にしたがい、信号線を含む配線層パターンと TFT の半導体層のパターンとを一括してパターニングすることにより、少ないパターニング工程でもって効率的に行うことができる。

【0035】

実施例のアレイ基板においては、図 1 に模式的に示すように、信号線 31-1 の異物 8 による断線部 9 の近傍に、この断線部 9 を避けて迂回する形のバイパス配線 6 が設けられている。このバイパス配線 6 の両端部は、異物 9 により分断された信号線 31-1 の各配線部分 31a 及び 31b に対して、層間絶縁膜 4 を貫くコンタクトホール 41、42 を通じて接続されている。

【0036】

このようなバイパス配線 6 を設けるにあたり、画素電極 5 との導通または電氣的なリークを防止するために、断線部 9 からバイパス配線 6 の配置個所に至るまでの領域で、画素電極 5 を構成する ITO 膜が予め除去されている。

【0037】

また、このような画素電極 5 の切り欠き 51 の個所でのバックライト光の漏れを防止するために、バイパス配線 6 と、断線部 9 及びこの両側の配線部分 31a 及び 31b により囲まれる領域が、ほぼ、全面的に、金属製の遮光膜 65 により覆われている。

【0038】

図 1 及び図 2 を用いて、リペア部分の製造工程の概要について説明する。

【0039】

アレイ基板の検査工程により、信号線 31-1 に断線が生じていることが判明したならば、例えば X-Y 可動載置台及び顕微鏡装置を用いて断線部 9 の位置が正確に特定されるとともに、異物 8 による断線がどうかの判定が行われる。

【0040】

異物 8 による断線である場合には、さらに異物 8 の概略寸法についても特定された後、以下の(1)～(4)の工程が行われる。

【0041】

(1) 画素電極の切り欠き 51 の形成

まず、断線部 9 に隣接する 2 つの画素電極 5-1 及び 5-2 のうち一方の画素電極 5-1 に切り欠き 51 を設ける。断線部 9 の近傍の個所にレーザーを照射することにより、該個所にて画素電極 5 を構成する ITO 膜を除去する。すなわち、レーザー蒸散加工法 (Zapping 法) により、一方の画素電極 5-1 における断線部 9 近傍の個所の ITO 膜が除去される。

【0042】

図示 (図 1～2) の例では、信号線に沿った方向に少し細長い矩形状に切り欠き 51 が形成される。

【0043】

(2) コンタクトホール 41, 42 の形成、及び異物の除去

また、断線部 9 の両側にある、信号線 3 1-1 の配線部分 3 1 a, 3 1 b に、これらの上面を露出させるコンタクトホール 4 1, 4 2 をそれぞれ設ける。これらコンタクトホール 4 1, 4 2 は、断線部 9 から所定距離だけ離れた個所にレーザー光を照射して、該個所の絶縁膜 4 を除去する同様のレーザー蒸散加工法（Zapping 法）で除去することにより行う。

【0044】

さらに、同様のレーザー光照射による異物 8 の除去を行う。

【0045】

(3) コの字状バイパス配線 6 の形成

次に、レーザー CVD を用いる局所的な金属層の堆積により、一方のコンタクトホール 4 1 から他方のコンタクトホール 4 2 へと、画素電極 5 の切り欠き 5 1 の縁 5 1 a に沿って延びるバイパス配線 6 を形成する。バイパス配線 6 は、コンタクトホール 4 1, 4 2 の底面 4 1 a, 4 2 a をも覆い、これにより直接両側の配線部分 3 1 a, 3 1 b の上面に接触することで電氣的に接続される。また、バイパス配線 6 は、画素電極 5 の切り欠きの縁 5 1 a から、リーク電流の発生を十分に防止するのに必要な間隔だけ離されている。また、この間隔は、バックライト光の漏れを十分に防止するよう、リーク電流防止のための必要最小限の間隔とされている。

【0046】

このような金属層からなるバイパス配線 6 を通じて、断線部 9 により隔てられた両側の配線部分 3 1 a 及び 3 1 b が、互いに導通することとなる。

【0047】

(4) 遮光膜パターン 6 5 の形成

バイパス配線 6 と、断線部 9 及び配線部分 3 1 a, 3 1 b により囲まれる領域をほぼ覆い尽くすように、遮光膜のパターン 6 5 が、レーザー CVD により形成される。

【0048】

このような遮光膜のパターン 6 5 を配置することにより、バイパス配線 6 の内側での光漏れが防止されている。また、上述のようにバイパス配線 6 と画素電極

の切り欠きの縁 51a との間隔を最小限とすることにより、この個所での光漏れも、最小限に抑えることができ、実用上ほとんど問題とならない程度とすることができる。

【0049】

断線の原因となる異物 8 には、アレイ基板を構成するガラス基板 18 からの破片や、成膜やドライエッチングの工程でチャンバーの壁から剥離される無機材料の破片が含まれる。これらの異物 8 は、一般に、安定であって、液晶層に影響を与える物質を染み出すことがなく、アレイ基板上に突き刺さったままであっても、上記のようなりペア後には何ら問題を引き起こさない。

【0050】

以下に、レーザー CVD 及びレーザー照射の条件についての具体例を挙げる。

【0051】

レーザー CVD による導電層の堆積には、レーザー光源として、 $\text{Nd}^{+3} : \text{YLF}$ レーザー装置を用い、この第 3 高調波 (349 nm) を使用した。

【0052】

バイパス配線 6 の作成の際には、タングステン (W) を局部的に堆積させるように、ソースガスとしてタングステン含有カルボニル化合物、例えば $\text{W}(\text{CO})_6$ を用いた他、キャリアガスとしてアルゴンガス (Ar) を用いた。また、例えば、連続発振のレーザー光であって、エネルギーレベルが 100 mW (4 kHz) 以上であるものを用い、配線幅が約 5 μm 、膜厚が約 0.3 μm の配線層が堆積されるようにした。

【0053】

上記具体例のようにタングステン含有カルボニル化合物を用いるならば、レーザー光による分解・堆積効率が高く、成膜安定性が優れるので、好ましい。しかし、クロムカルボニル等の他のソースガスも場合により使用可能である。したがって、バイパス配線 6 をクロム (Cr) その他の金属により形成することもできる。一方、キャリアガスとしては、不活性であるアルゴンガスが好ましいが、窒素ガス等も使用可能である。

【0054】

バイパス配線 6 の幅は、レーザー光のスリット幅やエネルギーレベルを調整して、例えば $2 \sim 25 \mu\text{m}$ の範囲から適宜選択することができる。また、膜厚が例えば $1.0 \mu\text{m}$ 以下の範囲から適宜選択することができる。

【0055】

一方、画素電極 5 を構成する ITO 膜を除去して切り欠き 51 を設けるためには、例えば、上記と同様のレーザー装置を用い超音波 Q スイッチ素子により変調されてパルス状に発振するレーザー光であって、レーザー発振器直後のエネルギーレベルが $0.4 \sim 0.6 \text{ mJ}$ ($1 \sim 10 \text{ Hz}$) の範囲内であるものを用いる。

【0056】

また、コンタクトホール 41, 42 の形成のためのレーザーによる絶縁膜 4 の除去の際には、例えば、同様のレーザー光であって、エネルギーレベルが 0.6 mJ (2 Hz) を越えるものを用いる。

【0057】

このように、レーザー CVD によるバイパス配線 6 の形成と、レーザーによる切り欠き 51 及びコンタクトホール 41, 42 の形成とを、同一のレーザー装置でもって、効率よく行うことができる。

【0058】

バイパス配線 6 の形成のためのレーザー CVD の際には、画素電極 5 に近接した個所に配線を形成するため、画素電極が ITO 等からなる透明電極である場合に、YLF レーザーの第 3 高調波といった紫外線領域のレーザー光を用いるのが好ましい。しかし、画素電極がアルミニウム系金属等の金属膜からなる反射型電極である場合には、YLF レーザーの第 2 高調波を用いることができる。

【0059】

レーザー光の光源としては、上記具体例のような YLF レーザー、または YAG レーザーを用いるのが、上記範囲のエネルギーレベルを容易に得られることから好ましい。しかし、場合によっては炭酸ガスレーザーその他のレーザーを使用することも可能である。

【0060】

以上に説明した実施例によると、信号線の断線をリペアするにあたり、成膜、

露光等のパターンニング工程を行う必要や、リペア用の予備配線を設けておく必要がなく、また、異物による断線の場合にも必ずしも異物を除去する必要がない。そのため、リペアのための工程に起因して、新たな不良や不具合を発生させるおそれがなく、また、周縁部非表示領域の幅を増加させたり画素開口率その他に悪影響を与えることもない。

【0061】

特に、異物に起因する断線の場合、異物の種類や性状及び寸法形状に拘わらず、リペア用の配線に段切れ等の不良が生じることなく、簡便で低コストの方法により確実にリペアを行うことができる。

【0062】

上記実施例により、断線欠陥が検出された不良品のアレイ基板から、十分に正常に動作するアレイ基板を確実に得ることができるため、アレイ基板の製品歩留まりを向上することができる。しかも、ほとんど最小限の工程負担及び装置負担により確実にリペアを行うことができるため、アレイ基板の製造効率を向上させるとともに、アレイ基板の製造コストを全体として低減することができる。また、不良品を廃棄するための工程及びコスト負担を低減することとなる。

【0063】

上記実施例においては、信号線が異物により断線した場合のリペアについてだけ説明したが、断線部が異物によるものかどうかの判定の後、異物によらない断線については、画素の切り欠きを設けずに、信号線に重なって延びるリペア配線を、同様のレーザーCVDにより設けることができる。

【0064】

また、異物による断線以外の断線についても、上記と同様、断線部を迂回するバイパス配線によるリペアを行うことができる。この場合、リペア工程が若干複雑になるものの、段切れ等の不良の発生のおそれをより少なくして線欠陥をより確実にリペアすることができる。

【0065】

上記実施例によると、バイパス配線6の長さが信号線31に比べて非常に短く、また、十分な幅及び厚みを有するように形成されるため、リペア後の信号線3

1の電気抵抗はほとんど上昇しない。したがって、駆動周波数が高くなった場合にも書き込み不足等の不良が生じるのを防ぐことができる。

【 0 0 6 6 】

上記実施例では、切り欠き51を矩形状の設け、これに併せてバイパス配線6をコの字状に設けているので、レーザー照射スポットの位置合わせが容易となる。また、バイパス配線6の内側の領域が対応して矩形状となるので、レーザーCVDを用いる遮光膜を矩形状に配置すれば良く、遮光膜形成のための操作も容易になる。

【 0 0 6 7 】

しかし、バイパス配線6は、滑らかな曲線からなるC字状であっても良く、一つの折り曲げ部のみを有するL字状であっても良い。

【 0 0 6 8 】

上記実施例においては、信号線の断線を矯正するリペアについて説明したが、走査線の断線のリペアも全く同様に行うことができる。特に、TFTがトップゲート型であって走査線が信号線よりも上層に設けられている場合、断線部の両側のコンタクトホールを容易に設けることができる。

【 0 0 6 9 】

上記実施例においては、信号線が層間絶縁膜により覆われるとして説明したが、信号線が画素電極とともに一つの絶縁膜上に配置されていても良い。この場合には、断線部の両側で信号線を露出させるコンタクトホールを設ける必要がない。また、層間絶縁膜を介して、金属層からなる信号線とITO膜からなる冗長配線とが重ね合わされる構造であって、異物により冗長配線もが断線している場合に、冗長配線の部分同士をバイパス配線により接続するのであっても良い。

【 0 0 7 0 】

また、信号線または走査線が、これらの交点の付近で断線を生じた場合には、バイパス配線6を収納配置するための画素電極切り欠き部51を、隣接する2つの画素電極の角部にわたって設け、バイパス配線6が走査線11を横切って延びるようにすることもできる。この際、交点の個所の異物により、走査線11にも断線が生じているのであれば、走査線11の断線をリペアするためのバイパス配

線6等のリペア部をも設けることができる。

【0071】

上記実施例においては、アモルファスシリコン (a-Si) TFTタイプのアレイ基板について説明したが、多結晶シリコン (p-Si) TFTタイプ等のアレイ基板であっても同様である。この場合、例えば、特開2000-330484や特開2001-339070に記載の方法により作成したアレイ基板について、上記と同様の方法によりリペアを行うことができる。

【0072】

【発明の効果】

画素領域内の配線に生じた断線について、断線の種類に拘わらず、特に断線の原因となる異物の種類や寸法・形状に拘わらず、確実にリペアを行うことができる。

【図面の簡単な説明】

【図1】

リペア個所の構造を模式的に示す、実施例のアレイ基板の要部断面斜視図である。

【図2】

リペア個所を含む画素ドットの全体を模式的に示す、実施例のアレイ基板の要部平面図である。

【図3】

TFT近傍の構造を示す積層断面図である。

【図4】

異物による信号線の断線の様子を示す、図1に対応するアレイ基板の要部断面斜視図である。

【符号の説明】

31 信号線

41, 42 レーザー照射により作成したコンタクトホール


5 画素電極

- 5 1 レーザー照射による画素電極の切り欠き
- 6 レーザーCVDによるコの字状のバイパス配線
- 6 5 レーザーCVDによる遮光膜
- 8 ガラス片等の異物
- 9 異物による断線部


特 2 0 0 2 - 0 8 6 9 7 2

【書類名】 図面


【図 1】




【図2】



【図3】



【図4】



特 2 0 0 2 - 0 8 6 9 7 2

【書類名】 要約書

【要約】

【課題】 平面表示装置用のアレイ基板及びその製造方法において、画素領域内の配線に生じた断線について、断線の種類に拘わらず、特に断線の原因となる異物の種類や寸法・形状に拘わらず、確実にリペアを行うことができるものを提供する。

【解決手段】 信号線 3 1 に、異物 8 による断線部 9 が生じている場合に、異物 8 を除去した後、異物 8 を迂回するコの字状バイパス配線 6 をレーザー CVD により設けることでリペアを行う。この際、予めレーザー照射により、隣接する一の画素電極 5 1-1 に矩形状の切り欠き 5 1 を設けるとともに、断線部 9 により分断された信号線 3 1 の両配線部分 3 1 a, 3 1 b の上面を露出させるコンタクトホール 4 1, 4 2 を設けておく。コの字状のバイパス配線 6 を画素電極 5 の切り欠き 5 1 の縁 5 1 a に沿って設けた後、コの字状バイパス配線 6 の内側の領域を遮光する遮光膜を、レーザー CVD により設ける。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [302001686]

1. 変更年月日	2002年 1月 7日
[変更理由]	新規登録
住 所	兵庫県姫路市余部区上余部50番地
氏 名	ティー・エフ・ピー・ディー株式会社

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☒ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.